

氏名(本籍)	柏葉 安兵衛(岩手県)
学位の種類	工学博士
学位記番号	工博第144号
学位授与年月日	昭和43年3月26日
学位授与の要件	学位規則第5条第1項該当
研究科専門課程	東北大学大学院工学研究科 (博士課程)電子工学専攻
学位論文題目	電界効果薄膜トランジスタの研究
(主査)	
論文審査委員	教授 和田 正信 教授 吉田 重知 教授 柴田 幸男 助教授 富下 和雄

論文内容要旨

第1章 序言

1962年 RCA の P. K. Weimer によつ提案された薄膜トランジスタ(TFT)は⁽¹⁾、蒸着技術によって製作でき、時代の要求に適合した多くの長所をそなえた能動素子であった。すなわち、① 非常に小形軽量であること。② マスク交換によって、他の素子と一緒に薄膜回路を形成できること。③ 直流に対する入カインピーダンスが大きいこと。④ 高い相互コンダクタンスが得られ、特性が 5極真空管に類似しているため、高度に発達した真空管回路技術が使用できること。⑤ 材料費が安いこと、などである。しかし、TFTには製作法を始め多くの問題がある、未だ実用化されていない。しかし、この TFT が前述のような多くの長所をもつことを考えてみると、薄膜回路の能動素子として重要なものであり研究する必要があると考えられた。

本研究の目的は、すぐれた特性の TFT を作り、その製作条件を求めて検討し、TFT の実用化に役立てようというものである。そして、高価な高真空蒸着装置を使用しないで TFT を作る。つまり印刷法などで作る厚膜による素子の開発も考え、そのような方法も一部とり入れて実験を行なった。厚膜による回路構成の最大の利点は、割合簡単に大面積の回路を作ることが可能などである。

第2章 薄膜トランジスタの動作機構

TFT の特性は、多くの点でゲートの誘導電荷による導電率変調理論によって説明される。この理論によると 2~3 の仮定のもとで、飽和ドレイン電流 I_d は次式で与えられる。

$$I_d = \frac{\mu_d C_g}{2L^2} (V_g - V_0)^2 \quad , \text{但し}, V_0 = -\frac{N_0 + N_t}{C_g} \quad (1)$$

ここで、 μ_d : キャリアのドリフト移動度、 C_g : 有効ゲート容量

L : ソースードレイン間隔(第1図参照)、 V_g : 印加ゲート電圧

N_0 : 半導体中に最初から存在する全自由キャリア数

N_t : キャリアを補えて動きなくする空の表面単位やトラップの数。

次に(1)式を微分して相互コンダクタンス g_m 、更に簡単な微小信号動作等価回路より素子の性能の良さを表わす利得と帯域幅の積($G \cdot B$ 積)を求めるところとなる。

$$g_m = \frac{\mu_d C_g}{L^2} (V_g - V_0) \quad (2), \quad G \cdot B \text{ 積} = \frac{\mu_d}{2\pi L^2} (V_g - V_0) \quad (3)$$

以上の計算式より、低いゲート電圧で動作し、 I_d , g_m , $G \cdot B$ 積を大きくするには、 L を小さくすること、 μ_d を大きくすること、 V_0 を小さくすることが必要である。 C_g を大きくすることは普通の場合 $G \cdot B$ 積にはあまり寄与しない。

第3章 硫化カドミウムの蒸着と熱処理

前章の計算から得た結果のうち、 L を小さくすることには技術的な限界があるので、本論文では研究の重点をもっぱら μ_d を大きく、 V_0 を小さくするように半導体膜を改良することに重点を置いた。半導体としては、比較的諸特性の良く知られている CdS を用いた。

・ 硫化カドミウムの蒸着と CdS 蒸着膜の熱処理

基板にはスライドガラスを用いて基板温度約 150°C、蒸発源温度約 700°C、真空度約 2×10^{-5} Torr 以上で蒸着を行なった。膜厚はほぼ 0.5~1 μ である。蒸着したままの CdS 膜

(未熱処理膜)は、多くの欠陥をもち、トラップ密度が大きく μ_d が小さいため、TFTには不適当なものである。そのため、熱処理を行なって欠陥を減らすことを試みた。本研究では主として、空気中で熱処理する方法と、CdS(CuCl₂)焼結粉末と一緒に熱処理する方法(C1処理と呼び、出来た膜をC1処理膜と呼ぶことにする)の二つを試み、各々の膜の諸特性を測定し、比較検討した。空気中で熱処理する方法は、TFTの製作に通常用いられる方法であるが、C1処理法は、J.Dresnerらが良い光導電材料を得る目的で、CdS膜で研究したものである。⁽²⁾熱処理条件は、空気中処理の場合には大気圧の空気中で400~450°C, 2~2.5時間、またC1処理の場合にはDresnerらの方法を改良し、焼結粉末とCdS膜とを少し離して置き、400~420°Cで2~2.5時間熱処理を行なった。真空度は $10^{-1} \sim 10^{-2}$ Torrである。

• CdS蒸着膜の諸特性

CdS蒸着膜は熱処理によって以下のようにその諸特性が変化する。未熱処理膜は橙色であるが、空気中熱処理によって少し黄色に、C1処理によって黄色にはっきり変化する。微結晶は熱処理によって成長し、C1処理では1μ位になる。また、抵抗率は空気中処理膜よりもC1処理膜が少し低く、これらのことにはC1が重要な役割りを演じていると考えられる。また、光電流の光応答速度および温度特性からC1処理膜のトラップ密度が空気中処理膜に比べ少ないと考えられたが、熱刺激電流の測定から両者の膜のトラップ密度を比較することができ、また準位の深さを知ることができた。空気中処理膜ではS-欠陥によると言われている深い準位密度が多いのに対し、C1処理膜では深い準位は著しく減少し、空気中処理膜に比べ全体として2桁小さい。これはC1がCdS膜に浅いドナとして入り、トラップの形成をおさえたためと考えられる。CdS膜のホール移動度 μ_H はC1処理膜が大きく20cm/V・s以上にもなった。そして μ_H は膜の導電率と密接な関係があり導電率の大きな膜ほど μ_H も大きい。従って光照射とかC1の添加によって導電率を上げると μ_H は増大する。これは、通常の簡単な微結晶モデルから考えられる次式において微結晶間の隙間の高さ ϕ が低くなるためと考えられる。


$$\mu_H \propto \exp\left(-\frac{\phi}{kT}\right) \quad (4)$$

また、C1処理膜の表面をエッティングによって0.1μほどとり去ると、膜の抵抗率は大きくなる。これはC1が表面層により多く添加されたためと考えられ、V₀の減少に役立つものと思われる。

第4章 薄膜トランジスタの製作とその静特性

・ソース、ドレイン電極の蒸着

本研究では技術的な面から主としてコプレナ形TFTを作ったが、Alの蒸着には注意を要する（コプレナ形にはAlが、スタガーフormにはAuが適当であると言われている⁽³⁾。第1図参照）。すなわち、高真空中でCdS膜表面の吸着ガスなどを追い出し、十分表面をきれいにしてから蒸着することが必要である。本研究では、高真空中で加熱し冷却後蒸着した。尚、本研究で作った TFT の大きさは、ソース、ドレイン電極幅が約 3mm、間隔は約 10 μm である。



第1図 TFT の構造断面図

・絶縁膜の作り方

本研究では厚膜による素子の開発も考え、一般IC使用されているSiO₂やCaF₂の蒸着膜ではなく、液状にすることができるコロジオン絶縁膜を用いた。0.5～1%位の溶液を、紙のハケを用いて塗布し乾燥させた。

・ゲート電極の蒸着

Alを使用し、電極幅は40～60 μmであった。

・TFTのVd-ID 静特性

Vd-ID 静特性は CdS 膜の熱処理の仕方によって異なり、Cl 处理膜 TFT が最もよい。すなわち、立ち上がりがきれいで V_0 が小さく、 g_m が大きい。従って、表面単位密度やトラップ密度が小さく μ_d が大きいと考えられる。このことは、第3章で調べた結果と一致する。

第5章 TFT におよぼす雰囲気の影響および TFT の連続動作

本章ではまず始めに、コロジオン絶縁膜を使用した CdS-TFT におよぼす雰囲気の影響を調

べた。その結果、TFTは雰囲気の影響を著しく受けることがわかった。
 ①酸素はCdS膜の抵抗を増加する。
 ②TFTのId, Cgは真空中および酸素中で小さく、Ar中や湿った空気中で大きい。
 ③Al-コロジオン-Alコンデンサの容量は真空中で小さく、1気圧の酸素やAr中では大きく、湿った空気中では一層大きい。以上の結果より、酸素がCdS膜表面に吸着して抵抗を高め特性を悪くすること。しかし真空中では、CdS膜とコロジオン膜との間に数10Å程度の隙間の生じることが考えられる。従って種々の特性試験はArなどの不活性ガス中で行なった方がよい。湿気は誘電率がかなり大きいためIdなどを増加させるが、特性ICヒステリシスが現われるなど、不安定の原因となるので防止する必要がある。

次に、実用化に最も大切な連続動作試験の結果から、劣化の原因を探った。スタガーフォーマンスとコブレナ形の2種類を用い、雰囲気を変えて測定した結果から次のようなことがわかった。劣化の原因は、CdS膜への酸素の吸着と電極(Al)の酸化が主なものである。従って、寿命を延ばすためには、TFTが直接酸素や水分に触れるのを防止する必要がある。また、Ar中で測定したTFTのVd-Id特性とゲート容量などからVg, g_m, C_gを求めてNo-Nt, μ_dを算出した。その結果、空気中処理膜に比べC1処理膜のNo-Ntが小さく、μ_dが大きいことがわかった。

第6章 考察

本章では、得られたTFTの特性が第2章で論じた式に合うかどうか検討した。すなわち(1)式を次のように変形し、実験データと対比させた。

$$(I_d - I_{d0})^{\frac{1}{2}} = K(Vg - V_0) \quad (5)$$

ここでI_{d0}はゲートによって制御され得ないドレイン電流で、ソース、ドレイン間の漏れ電流である。Ar中で動作させた場合には理論式にほぼ合うが、酸素中では合わない。またCdS膜の熱処理の仕方によっても異なり、C1処理膜TFTの方が空気中で動作させた場合でも理論式に割合良く合う。更にTFTをAr中で連続動作させると、時間と共にI_dが増え、V₀が減少し、μ_dが増加することなどから、TFTの動作について次のようなことが考えられる。酸素の存在は、第3章で考えた障壁の高さφを高める。一方Ar中においてはφは低くなるが、動作を続けると発熱によって吸着酸素が脱離するので一瞬φは低くなる。また、C1の添加はφを低くする。ゲートによる誘導電荷密度が増加するとφの高さが低くなるため、ゲート電圧によってμ_Hは増加する。そして、この増加の変化割合はφの高さが高いほど大きい。

従ってφの高い試料では(1)式に一致しなくなると考えられる。

第7章 残された諸問題

本章では、TFTが広く実用化されるために解決されなければならない諸問題の中から表面研究の問題など、重要と思われる問題点について述べた。

第8章 結 言

本章では、空気中処理膜TFTに比べ、Cl処理膜TFTの特性がすぐれ、それがClの働きによるCdS膜中のトラップ密度の減少、表面準位密度の減少、移動度の増加によるものであることなど、本研究で行なわれたことがらの中から重要なものを列挙した。

謝 辞

本研究は東北大学大学院博士課程において行なわれたものである。終始御指導を頂いた東北大学・和田正信教授、宮下和雄助教授、東北工大・関寅雄教授に衷心より感謝申し上げる。また、東北大学・高橋正教授、吉田重知教授には有益なる助言を頂いた。

こゝに厚くお礼申し上げる。実験に協力頂いた各位に厚くお礼申し上げる。

文 献

- (1) P.K.Weimer ; Proc.I.R.E., 50, P.1462, (1962).
- (2) J.Dresner and F.V.Shallcross ; J.A.P., 34, P.2390, (1963).
- (3) P.K.Weimer, F.V.Shallcross and H.Borkan ; RCA Rev., 24, P.661, (1963).

審査結果の要旨

最近電界効果トランジスタに対する関心が深くなり、一部はかなり実用されている。この電界効果トランジスタの一つに薄膜トランジスタ(TFT)がある。これはCdSの蒸着薄膜を使ったもので、薄膜能動素子として注目されている。

著者はこの点に注目し、TFTを実用化するためCdSの薄膜を中心として系統的に研究を行なってきた。本論文はその研究成果をまとめたもので、全文8章からなる。

第1章は序論、第2章はTFTの動作機構を説明したものである。

第3章ではCdSの蒸着法、蒸着された薄膜の熱処理効果について述べている。TFTに使われる薄膜としては移動度が大きく、ドレイン電流のカットオフのゲート電圧が小さいものが望ましい。このような点からCdS薄膜とCdS(CuCl₂)の焼結粉末を少し離しておき、10⁻¹～10⁻²mmHg、約400°C、2～2.5時間熱処理すると望ましい薄膜が得られることを明らかにしている。

第4章では薄膜トランジスタの製作方法と得られた素子の特性について説明している。TFTには絶縁層が含まれており、これにSiO₂が蒸着されているが、蒸着操作が多いとCdS膜の挙動を明らかにしにくくなる。そこでこの絶縁層をコロジョンの薄膜として製作を容易にしていることは研究の手法として興味が深い。

また電極を蒸着する場合、400°Cで予備加熱をすることが必要であることを指摘している。

第5章では、薄膜トランジスタに及ぼす雰囲気の影響について論じている。酸素と水分は特性を劣化させることを明らかにし、薄膜が直接これらのものに触れないように保護膜(たとえばガラス状As₂S₃膜)をつけてやることは劣化を防ぐことになることを示している。

また真空中ではコロジョンとCdS膜との間に空隙ができやすい。したがって、特性試験は1気圧の不活性気体の中で行なうべきであるとしている。これらは工業的に重要な指標である。

第6章では第3～5章の実験結果について考察を加えている。実測された結果が第2章で述べた理論式と一致しないことが多いが、キャリア移動度がゲート電圧で変化すること、微結晶間の障壁の高さの違いが移動度を変化させることを考えれば定性的には説明がつくと論じている。

第7章では表面状態、材料、製法、安定化について残された問題を明らかにし、第8章では結論を述べている。

以上要するに本論文はCdS薄膜トランジスタをCdS層を中心として系統的に研究したもので、薄膜素子の開発を通じて電子工学に寄与するところが少なくない。

よって本論文は工学博士の学位論文として合格と認める。