WEKO3
アイテム
Multiple-valued logic-in-memory VLSI based on a floating-gate-MOS pass-transistor network
http://hdl.handle.net/10097/46904
http://hdl.handle.net/10097/46904323fd90e-4d3d-4d24-aa59-72ec6ec76b12
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
10.1109-ISSCC.1998.672432.pdf (988.2 kB)
|
|
| Item type | 学術雑誌論文 / Journal Article(1) | |||||
|---|---|---|---|---|---|---|
| 公開日 | 2010-04-21 | |||||
| タイトル | ||||||
| タイトル | Multiple-valued logic-in-memory VLSI based on a floating-gate-MOS pass-transistor network | |||||
| 言語 | ||||||
| 言語 | eng | |||||
| 資源タイプ | ||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_6501 | |||||
| 資源タイプ | journal article | |||||
| 著者 |
Hanyu, T.
× Hanyu, T.× Teranishi, K.× Kameyama, M. |
|||||
| 著者別名 | ||||||
| 識別子Scheme | WEKO | |||||
| 識別子 | 159563 | |||||
| 姓名 | 羽生, 貴弘 | |||||
| 内容記述 | ||||||
| 内容記述タイプ | Other | |||||
| 内容記述 | 科研費報告書収録論文(課題番号:09558027・基盤研究(B)(2)・H9～H12/研究代表者:羽生, 貴弘/1トランジスタセル多値連想メモリの試作とその応用) | |||||
| 書誌情報 |
1998 IEEE International Solid-State Circuits Conference : digest of technical papers p. 194-195, 437, 発行日 1998 |
|||||
| ISBN | ||||||
| 識別子タイプ | ISBN | |||||
| 関連識別子 | 0-7803-4344-1 | |||||
| DOI | ||||||
| 関連タイプ | isIdenticalTo | |||||
| 識別子タイプ | DOI | |||||
| 関連識別子 | 10.1109/ISSCC.1998.672432 | |||||
| フォーマット | ||||||
| 内容記述タイプ | Other | |||||
| 内容記述 | application/pdf | |||||
| 著者版フラグ | ||||||
| 出版タイプ | VoR | |||||
| 出版タイプResource | http://purl.org/coar/version/c_970fb48d4fbd8a85 | |||||
| 出版者 | ||||||
| 出版者 | Institute of Electrical and Electronics Engineers | |||||
| 資源タイプ | ||||||
| 内容記述タイプ | Other | |||||
| 内容記述 | 学術論文 (Article) | |||||
| 登録日 | ||||||
| 日付 | 2010-04-21 | |||||
| 日付タイプ | Created | |||||
| 公開日（投稿完了日） | ||||||
| 日付 | 2010-04-21 | |||||
| 日付タイプ | Created | |||||
| 発行日 | ||||||
| 日付 | 1998 | |||||
| 日付タイプ | Created | |||||
| フォーマット | ||||||
| 内容記述タイプ | Other | |||||
| 内容記述 | 988157 bytes | |||||
| 公開範囲 | ||||||
| 値 | 学外 | |||||
| 大学情報DBリポジトリ区分 | ||||||
| 値 | 許諾 | |||||
| 更新日 | ||||||
| 日付 | 2010-04-21 | |||||
| 日付タイプ | Created | |||||
